基于赛灵思FPGA的数字频域干扰抵消器 - 通信-网络 - 免费猫
发布时间：2020-02-17 13:59:48
阅读：次
来源：滤清器厂家
基于赛灵思FPGA的数字频域干扰抵消器 - 通信/网络 - 电子工程网
(1)在没有干扰的情况下，所采集的数据源从A点输入，然后将其构造为WCDMA信源，作为频域干扰抵消模块的输入。为了使干扰抵消模块正确运转，在本设计中的B点输出信号为每个码片4采样。
(2)为体现频域干扰抵消的作用，在系统中必须模拟一个干扰信号。本设计将D点的输出经过功放(PA)作为干扰信号。
(3)将干扰信号经过多径信道，反馈到B点与WCDMA信号叠加，再进入干扰抵消模块。为了抵消干扰，将E点的输出反馈到干扰抵消模块作为参考信号。在下文中，将此反馈支路称为辅链路;而干扰抵消+功放的链路称为主链路。
(4)有干扰的信号经过频域干扰抵消模块，输出抵消后的无干扰信号给同步模块，即D点。同步模块进行三步搜索，得到帧头以及扰码信息。对同步后的码片信号进行解扰解扩后得到信息数据，如图中G点输出。
(5)在开关1处，可以选择：有干扰的信号(C点)或者干扰抵消后的信号(D点)输入同步模块，并输出显示。
(6)在开关2处，可以选择：数据源直接显示(A点)，或者是同步后解出的数据显示(G点)。
算法设计
频域自适应干扰抵消(AIC)模块利用了频域实现的LMS算法[2,3]。该算法通过1/2重叠保留法的快速傅立叶变换(FFT)，在频域以直接相乘的计算方式实现快速相关和快速卷积[4]。算法基本框图如图3，其中A点为被干扰的信号，B为反馈链路的信号，C点为干扰被抵消后的输出。主要包括以下循环执行的操作流程，其中k表示第个k数据块：